半導(dǎo)體生產(chǎn)流程由晶圓制造，晶圓測(cè)試，芯片封裝和封裝后測(cè)試組成，晶圓制造和芯片封裝討論較多，而測(cè)試環(huán)節(jié)的相關(guān)知識(shí)經(jīng)常被邊緣化，下面集中介紹集成電路芯片測(cè)試的相關(guān)內(nèi)容，主要集中在WAT，CP和FT三個(gè)環(huán)節(jié)。集成電路設(shè)計(jì)、制造、封裝流程示意圖WAT（WaferAcceptanceTest）測(cè)試，也叫PCM（ProcessControlMonitoring），對(duì)Wafer劃片槽（ScribeLine）測(cè)試鍵（TestKey）的測(cè)試，通過(guò)電性參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定，CMOS的電容，電阻，Contact，blLine等，一般在wafer完成制程前，是Wafer從Fab廠出貨到封測(cè)廠的依據(jù)，測(cè)試方法是用ProbeCard扎在TestKey的blPad上，ProbeCard另一端接在WAT測(cè)試機(jī)臺(tái)上，由WATRecipe自動(dòng)控制測(cè)試位置和內(nèi)容，測(cè)完某條TestKey后，ProbeCard會(huì)自動(dòng)移到下一條TestKey，直到整片Wafer測(cè)試完成。
